STM8 Timer 1
Dieser Hardware-Block ermöglicht Verknüpfungen zwischen dem Timer1 und den beiden Timern 5 und 6, sowie die Weiterleitung des externen Timer1 Trigger-Pins TIM1_ETR als auch die Auswahl des Taktes CK_PSC für den Basis-Zähler des Timer1.
Zeichnung spezifisch für Kanal 1: TI1FP1 = Timerkanal 1 / Filter 1, TI2FP1 = Timerkanal2 / Filter1
Ist das MSM-Bit im TIM1_SMCR Register = 1, so wird der Effekt eines Eingangssignal am TRGI verzögert um eine genaue Synchronisierung zwischen dem Timer1 und dem Ausgang TRGO eines anderen Zählers auf dem STM8 zu erreichen.
Der Takt CK_PSC kann wahlweise von folgenden Taktquellen zur Verfügung gestellt werden:
Die Auswahl der Takt/Triggerquelle wird mit den Bits SMS[2..0] im Register TIM1_SMCR ermöglicht.
| SMS[2:0] | Modus | Beschreibung |
| 000 | Disabled | CEN-Bit = 1 in TIM1_EGR, Timer1 arbeitet mit fMaster |
| 001 | Encoder Mode 1 | Timer1 zählt (auf/ab) auf TI2FP1 Flanke, abhängig vom TI1FP1 Pegel |
| 010 | Encoder Mode 2 | Timer1 zählt (auf/ab) auf TI1FP1 Flanke, abhängig vom TI2FP1 Pegel |
| 011 | Encoder Mode 3 | Timer1 zählt (auf/ab) auf TI1FP1 u. TI2FP1 Flanken, Die Zähl-Richtung ist abhängig vom jeweils anderen Pegel |
| 100 | Trigger Reset Mode | Steigende Flanke des selektierten Signals (TRGI) setzt den Zähler zurück und generiert einen Register Update |
| 101 | Trigger Gate Mode | Der Zähler arbeitet mit dem internen Takt wenn das TRGI Signal „high“ ist und stopped wenn das Signal „low“ ist. Kein Reset ! |
| 110 | Trigger Standard Mode | Der Zähler startet ohne einen Reset auf eine steigende Flanke des TRGI Signals. Zum Stoppen kann bspw. das CEN Bit dienen. |
| 111 | External Clock Mode | Der Zähler wird durch die steigende Flanke des TRGO getaktet. |
Die drei TS[2:0] Bits dienen zur Auswahl des als Zählertakt für Timer 1 verwendeten Signals im Clock/Trigger Controller.
| TS[2:0] | Trigger | Beschreibung |
| 000 | TIM6-TRGO | Interner Trigger ITR0 mit internem TIM6-TRGO verbunden *) |
| 001 | reserviert | |
| 010 | reserviert | |
| 011 | TIM5-TRGO | Interner Trigger ITR3 mit internem TIM5-TRGO verbunden *) |
| 100 | TI1 | TI1F_ED (TIM1) Edge Detector (beide Flanken) |
| 101 | TI1FP1 | TI1FP1 - Gefilterter Zählereingang von TIM1 |
| 110 | TI2FP1 | TI2FP1 - Gefilterter Zählereingang von TIM2 |
| 111 | ETRF | Externer Trigger Eingang ETR |
*) Diese Bits sind nur in den 8k (Flash) Low Density Versionen des STM8S aktiv sonst „reserviert“.
Der mit einer festen Frequenz (fMaster) arbeitende Basis-Zählers TIM1_CNTRH / TIM1_CNTRL kann über das Triggersignal gesteuert werden. Die Auswahl des jeweiligen Modus erfolgt innerhalb der SMS[2:0] Bits im TIM1_SMCR Register. In allen drei Modi muß das CNT_EN Bit = 1 sein damit der Zähler freigegeben ist. Dabei stehen zur Auswahl:
In diesem Modus wird durch das ausgewählte Triggersignal der Basiszähler gestartet.
Im Trigger Reset Modus wird durch das selektierte Triggersignal der Zähler auf „Null“ gesetzt.
Der Gated Modus aktiviert den Basiszähler in Abhängigkeit des Signalpegels am Trigger. Der „aktive“ Pegel kann je nach gewählter Triggerquelle als „high“ oder „low“ Pegel ausgewählt werden.
Dieses Dokument sowie dessen Inhalte, insbesondere Texte, Fotografien und Grafiken, unterliegt dem Copyright (© 2020) und sind nur mit einer schriftlicher Zustimmung des Autors, Dipl.Ing.(FH) Franz Henkel zur vollständigen oder auszugsweisen Weiterverwendung in Form einer gedruckten oder elektronischen Kopie oder Replikation bzw. einer vollständigen oder auszugsweisen Bereitstellung des Inhalts in schriftlicher oder elektronischer Form, zu verwenden.