STM8 10-Bit Wandler ADC1


Die Spannungsreferenz des Wandlers

Der ADC1 Block kann je nach Verfügbarkeit der Pins VREF+ und VREF- entweder mit der analogen Versorgungsspannung (VDDA und VSSA) oder mit einer externen Referenzspannung V REF, die an die genannten Pins VREF+ und VREF- angeschlossen wird, betrieben werden.

Bei den STM8-Typen ohne separate Referenzspannungs-Pins (wie beispielsweise der STM8S105) liegt der Eingangsspannungs-Bereich des Wandlers zwischen VSSA (Analog Masse) und der Versorgungsspannung des ADC (VDDA), wobei VDDA zwischen 3.0 Volt und 5.5 Volt liegen kann. Es können also Systeme mit einer gebräuchlichen Versorgungsspannung von 3.3 Volt und 5.0 Volt realisiert werden.

Wird die Versorgungsspannung als Referenzspannung verwendet so kann die Genauigkeit des ADC1 bei einigen Typen des STM8 durch eine integrierte Band-Gap Referenz die mit einem Analogeingang des Multipleyers verbunden ist, erhöht werden. Dazu wird die Spannung der Band-Gap Referenz gemessen und der daraus resultierende Korrektur-Faktor kann auf die anderen Kanäle angewandt werden.

Für den Fall einer externen Referenzspannungs-Quelle muß diese grösser als 2.75 Volt sein und darf die Versorgungsspannung des Prozessors (VDDA bzw. VDD) nicht überschreiten.

Die Zeitbasis des ADC Wandlers

Die maximale Taktfrequenz für den ADC liegt zwischen 1 MHz und 4 MHz und bei einer Betriebsspannung zwischen 4.5 V und 5.5 V sogar bei bis zu 6 MHz. Der Wandler arbeitet mit einem Takt der von der Frequenz fMaster abgeleitet wird. Der AD-Wandler benötigt 14 Taktzyklen für eine A/D-Umsetzung, einschliesslich der „Sampling-Zeit“ (0.75µs bei 4 MHz). Daraus ergibt sich eine minimale Umwandlungszeit von 3.5 µs bei 4 MHz bzw. 2.33 µs bei 6 MHz.

Die Taktfrequenz des ADC kann durch einen Vorteiler mit folgenden Teilerverhältnissen aus dem fMaster Takt abgeleitet werden. Für die gewünschte Einstellung müssen im ADC_CR1(Configuration Register 1) die Bits SPSEL[2..0] entsprechend der folgenden Tabelle gesetzt werden.

Vorteiler Einstellungen
SPSEL[2..0] Wert Teilverhältnis ADC-Frequenz bei 16 MHz Wandlerzeit
0x000b fMaster/2 8 MHz bei 16Mhz nicht erlaubt
0x001b fMaster/3 5,33 MHz 2,626 µs
0x010b fMaster/4 4,00 MHz 3,500 µs
0x011b fMaster/6 2,66 MHz 5,261 µs
0x100b fMaster/8 2,00 MHz 7,000 µs
0x101b fMaster/10 1,60 MHz 8,750 µs
0x110b fMaster/12 1,33 MHz 10,526 µs
0x111b fMaster/18 888 kHz 15,909 µs

In dieser Liste, die sich auf eine fMaster Frequeny von 16 MHz bezieht ist der Teilerfaktor „fMaster/2“ nicht groß genug um die maximale Spezifikation für den ADC-Takt von 4 MHz (bzw. 6 MHz) einzuhalten. Das Teilerverhältniss „/2“ kann nur mit einem fMaster Takt von kleiner 8 MHz bzw. 12 MHz verwendet werden.

Copyright Notiz

Dieses Dokument sowie dessen Inhalt, insbesondere Texte, Fotografien und Grafiken, unterliegt dem Copyright (© 2017) und sind nur mit einer schriftlicher Zustimmung des Autors, Dipl.Ing.(FH) Franz Henkel zur vollständigen oder auszugsweisen Weiterverwendung  in Form  einer gedruckten oder elektronischen Kopie oder Replikation bzw. einer vollständigen oder auszugsweisen Bereitstellung des Inhalts in schriftlicher oder elektronischer Form, zu verwenden.